- 打卡等级:初来乍到
- 打卡总天数:8
- 最近打卡:2026-03-31 16:30:17
注册会员
- 积分
- 163
|
使用STC32G144K246核心板测试SPI接口,使用官方提供的SPI驱动LCD的例程修改,只保留了SPI部分,修改了SPI写部分,采用SPI自发自收进行验证,将MISO和MOSI短路,硬件测试图和修改代码如下:
我是用的SWD仿真,时钟设置为48M 存在两个问题:
1,使用下面的代码,使用杜邦线短路时,spi的速度最高就是下面代码中的速度,应该是90M/5/2=9M?这个SPI最快速度只能到9M吗?在这个频率下可以做到发送0x5A接收0x5A,再高接收到的数据就变成了0x7F,这个是为什么?
2,如果使用下面代码,使用短路帽短路,则SPI工作在9M时也无法读取到发送值0x5A,读取到的是0x7F,这个又是为什么?该怎么解决?此时SPI频率只能在5M以下才能正常
#include "sys.h"
/*****************************************************************************
* @name :void SPI_Init(void)
* @date :2018-11-13
* @function :Config SPI
* @parameters :None
* @retvalue :None
******************************************************************************/
void SPI_Init(void)
{
P2M1 &= ~0x7c; //SPI接口设置成推挽输出
P2M0 |= 0x7c;
P2SR &= ~0x28; //P2.3(MOSI) P2.5(SCLK)设置成高速模式
// P2PU |= 0x54; //SPI接口使能上拉电阻
SPI_S1 = 0; //00: P1.2 P1.3 P1.4 P1.5, 01: P2.2 P2.3 P2.4 P2.5, 10: P5.4 P4.0 P4.1 P4.2, 11: P3.5 P3.4 P3.3 P3.2
SPI_S0 = 1;
SSIG = 1; //1: 忽略SS脚,由MSTR位决定主机还是从机 0: SS脚用于决定主机还是从机。
SPEN = 1; //1: 允许SPI, 0: 禁止SPI,所有SPI管脚均为普通IO
DORD = 0; //1: LSB先发, 0: MSB先发
MSTR = 1; //1: 设为主机 0: 设为从机
CPOL = 1; //1: 空闲时SCLK为高电平, 0: 空闲时SCLK为低电平
CPHA = 1; //1: 数据在SCLK前沿驱动,后沿采样. 0: 数据在SCLK前沿采样,后沿驱动.
SPCTL = (SPCTL & ~3) | 3; //SPI 时钟频率选择, 0: 4T, 1: 8T, 2: 16T, 3: 2T
SPI_CLKDIV = 5; //SPI_CLKDIV时钟分频 PLL2输出90M,=90M/2
SPIF = 1; //清SPIF标志
WCOL = 1; //清WCOL标志
HSSPI_CFG = 0;
HSSPI_CFG2 |= 0x20; //使能SPI高速模式
DMA_SPI_ITVH = 0;
DMA_SPI_ITVL = 0;
}
u8 SPI_SendByte(u8 dat)
{
u8 ret=0;
SPDAT = dat; //发送一个字节
while(SPIF == 0); //等待发送完成
SPSTAT = 0x80 + 0x40; //清0 SPIF和WCOL标志
ret=SPDAT;
return ret;
}
void HPLL_config(void);
u8 ret=0;
//主函数
void main(void)
{
u8 val=0;
EAXFR = 1; //扩展寄存器(XFR)访问使能
CKCON = 0; //提高访问XRAM速度
HPLL_config();
SPI_Init();
//循环进行各项测试
while(1)
{
val=0x5A;
ret=SPI_SendByte(val);
}
}
//========================================================================
// 函数: void HPLL_config(void)
// 描述: PLL时钟配置函数。
// 参数: none.
// 返回: none.
// 版本: VER1.0
// 日期: 2025-11-01
// 备注:
//========================================================================
void HPLL_config(void)
{
#if(HPLL_SEL==SEL_HPLL2)
WTST = 2; //通过WTST增加等待时钟控制Flash读取速度在33MHz以内, 主时钟:360MHz/2/2=90MHz, 读Flash速度:90MHz/(1+2)=30MHz
HPLLCR |= 0x80; //使能HPLL(高速外设默认使用HPLL时钟,切换到HPLL2前要先使能HPLL,切换完再关闭HPLL)
//首先需要将HIRC主频调节到48MHz
HPLL2CR &= ~0x10; //选择HPLL2输入时钟源为HIRC
// HPLL2CR |= 0x10; //选择HPLL2输入时钟源为IRCM
HPLL2PDIV = 8; //设置HPLL2输入时钟预分频为8(HPLL输入频率必须为6MHz)
// HPLL2CR |= 0x00; //HPLL2=6MHz*52=312MHz
// HPLL2CR |= 0x01; //HPLL2=6MHz*54=324MHz
// HPLL2CR |= 0x02; //HPLL2=6MHz*56=336MHz
// HPLL2CR |= 0x03; //HPLL2=6MHz*58=348MHz
HPLL2CR |= 0x04; //HPLL2=6MHz*60=360MHz
// HPLL2CR |= 0x05; //HPLL2=6MHz*62=372MHz
// HPLL2CR |= 0x06; //HPLL2=6MHz*64=384MHz
// HPLL2CR |= 0x07; //HPLL2=6MHz*66=396MHz
// HPLL2CR |= 0x08; //HPLL2=6MHz*68=408MHz
// HPLL2CR |= 0x09; //HPLL2=6MHz*70=420MHz
// HPLL2CR |= 0x0a; //HPLL2=6MHz*72=432MHz
// HPLL2CR |= 0x0b; //HPLL2=6MHz*74=444MHz
// HPLL2CR |= 0x0c; //HPLL2=6MHz*76=456MHz
// HPLL2CR |= 0x0d; //HPLL2=6MHz*78=468MHz
// HPLL2CR |= 0x0e; //HPLL2=6MHz*80=480MHz
// HPLL2CR |= 0x0f; //HPLL2=6MHz*82=492MHz
HPLL2CR |= 0x20; //高速外设时钟选择 HPLL2/2
HPLL2CR |= 0x80; //使能HPLL2
HPLLCR &= ~0x80; //关闭HPLL(高速外设默认使用HPLL时钟,切换到HPLL2前要先使能HPLL,切换完再关闭HPLL)
CLKDIV = 2; //系统时钟 = 主时钟源/2 = HPLL2/2/2 = 90MHz
CLKSEL = 0x08; //选择HPLL2/2作为主时钟源
#else
WTST = 3; //通过WTST增加等待时钟控制Flash读取速度在33MHz以内, 主时钟:480MHz/2/2=120MHz, 读Flash速度:120MHz/(1+3)=30MHz
//首先需要将HIRC主频调节到48MHz
HPLLCR &= ~0x10; //选择HPLL输入时钟源为HIRC
// HPLLCR |= 0x10; //选择HPLL输入时钟源为IRCM
HPLLPDIV = 8; //设置HPLL输入时钟预分频为8(HPLL输入频率必须为6MHz)
// HPLLCR |= 0x00; //HPLL=6MHz*52=312MHz
// HPLLCR |= 0x01; //HPLL=6MHz*54=324MHz
// HPLLCR |= 0x02; //HPLL=6MHz*56=336MHz
// HPLLCR |= 0x03; //HPLL=6MHz*58=348MHz
// HPLLCR |= 0x04; //HPLL=6MHz*60=360MHz
// HPLLCR |= 0x05; //HPLL=6MHz*62=372MHz
// HPLLCR |= 0x06; //HPLL=6MHz*64=384MHz
// HPLLCR |= 0x07; //HPLL=6MHz*66=396MHz
// HPLLCR |= 0x08; //HPLL=6MHz*68=408MHz
// HPLLCR |= 0x09; //HPLL=6MHz*70=420MHz
// HPLLCR |= 0x0a; //HPLL=6MHz*72=432MHz
// HPLLCR |= 0x0b; //HPLL=6MHz*74=444MHz
// HPLLCR |= 0x0c; //HPLL=6MHz*76=456MHz
// HPLLCR |= 0x0d; //HPLL=6MHz*78=468MHz
HPLLCR |= 0x0e; //HPLL=6MHz*80=480MHz
// HPLLCR |= 0x0f; //HPLL=6MHz*82=492MHz
HPLL2CR &= ~0x60; //高速外设时钟选择 HPLL/2
HPLLCR |= 0x80; //使能HPLL
CLKDIV = 2; //系统时钟=主时钟源/2 = HPLL/2/2 = 120MHz
CLKSEL = 0x04; //选择HPLL/2作为主时钟源
#endif
// P5M0 |= 0x10; P5M1 &= ~0x10;//设置P5.4口为推挽输出
// P5SR &= ~0x10; //设置P5.4口为快速模式
// HIRCCR |= 0x10; //输出系统时钟
// MCLKOCR = 10; //系统时钟 10 分频到P5.4
}
|
|