SRAM结构与原理
图中M1，M3，M5和M6为NMOS管，高电平导通；M2和M4为PMOS管，低电平导通。BL（Bit Line）为位线，用于读写数据。WL（Word Line）为字线，用于控制读写操作。SRAM中每一bit的数据存储在由M1，M2，M3和M4组成两个交叉连接的反相器中（即图中的Q端和/Q端）。M5和M6两个NMOS管是控制开关，用于控制数据从存储单元到位线之间的传递。
1、读操作（BL与BLB=1）
（init Q=1，QB=0）
（1）预充电BL与BLB为1；WL拉高
（2）M6开启，BL=Q；M5开启，BLB=QB
（3）初始Q=1，M1为导通；初始QB=0，M4为导通；
（4）BL=Q=1，BLB—>QB=0（因Q不变，所以QB不会变，BLB反而被变化）
（5）BL与BLB产生电压差，SA进行放大（BL电压不变，BLB电压下降，读出为1；反之读出为0）
2、写操作（写1时BL=1、BLB=0）
（init Q=1，QB=0）
（1）预充电BL=1、BLB=0（写1）；WL拉高
（2）M6开启，Q=BL=1；M5开启，QB=BLB=0——无变化
（1）预充电BL=0、BLB=1（写0）；WL拉高
（2）M6开启，Q—>BL=0；M5开启，QB—>BLB=1
（3）Q与QB同时反向改变，锁存器存储数值变化
（4）Q=0，QB=1写入成功
3、保持操作
（1）WL拉低，此时Q与QB互锁不变
优秀如你，如此厉害{:4_250:} 好亲切啊，上学时数电里的内容{:4_250:} 本帖最后由 DebugLab 于 2024-8-8 09:59 编辑
需要外扩SPIPSRAM-LY68L6400、SPISRAM、传统SRAM可以联系我*先生1*********9（管理员别屏蔽我了，我是给大家解决问题的） 上海旻星 发表于 2024-8-8 09:25
需要外扩SPI PSRAM-LY68L6400、SPISRAM、传统SRAM可以联系我陶先生13764140309（管理员别屏蔽我了，我 ...
打广告还嫌人家屏蔽你，，给stc钱了么，，给点儿广告费不就能给你办事了，，什么年代还空手套白狼啊，
页:
[1]