这句话怎么理解？ADC2用不了，是不是没有ADC2了？
还是P5.4如果不切换成P1.2数字功能，P5.4还是可以当ADC2用？
现在的新封装的芯片：
P1.2和P5.4在封装时短接在一起了，
不用的另外一个I/O【设置成高阻输入，关闭数字输入】
丝印如下的，就是 P1.2和P5.4在封装时短接在一起了的版本
64脚封装的，18脚（P5.4+P1.2) 可以当ADC2用不？
zguox 发表于 2025-11-22 14:33
64脚封装的，18脚（P5.4+P1.2) 可以当ADC2用不？
第一版芯片ADC2不能用，第二版已经可以了。
CANICR,文档里删除了
STC32G144K246-CANFD1-CANFD2-20251121
sfr CANICR = 0xf1;
sbit PCAN2H = CANICR^7;
sbit CAN2IF = CANICR^6;
sbit CAN2IE = CANICR^5;
sbit PCAN2L = CANICR^4;
sbit PCANH = CANICR^3;
sbit CANIF = CANICR^2;
sbit CANIE = CANICR^1;
sbit PCANL = CANICR^0;
例程里还能用 CANICR吗？
CAN中断使能用哪个寄存器？
zguox 发表于 2025-11-26 17:29
CANICR,文档里删除了
STC32G144K246-CANFD1-CANFD2-20251121
CANICR寄存器还是要的，不然产生不了中断。
规格书后续补充。
8脚是P63？不是Core_Vcc？P63设成高阻上拉，测量8脚是5V{:4_167:},禁止上拉，测量8脚是0V
https://www.stcaimcu.com/data/download/Datasheet/STC32G144K246.pdf
zguox 发表于 2025-12-2 16:57
8脚是P63？不是Core_Vcc？P63设成高阻上拉，测量8脚是5V,禁止上拉，测量8脚是0V感谢指出我们的失误，P6.3 / Core-VCC, 我们原决定：
LQFP64, PIN8是 Core-VCC, 不是 P6.3 ！
后续改正到：PIN8是 Core-VCC
多了 P6.3, 少了 CORE-VCC
是所有与CANFD 相关的 XFR 寄存器的读取都需要读取两次吗？还是个别相关的 XFR 寄存器需要读取两次？