我说的没有错误，是你没看明白。
输入信号只能拉低，不能提供高电平的，这类信号比如传感器是NPN OC（开 ...
"所以需要IO的上拉电阻配合，则IO可以设置为准双向口输出高电平，则信号断开时，状态不确定。"有点像开漏的意思
980578873 发表于 2023-4-18 09:40
P3.4和P3.5是啥？
P3.4是T0，P3.5是T1，你在1楼发的图片，红框上面就是P3.4，P3.5做外部计数的电路图。 乘风飞扬 发表于 2023-4-18 09:52
P3.4是T0，P3.5是T1，你在1楼发的图片，红框上面就是P3.4，P3.5做外部计数的电路图。 ...
P3.4和P3.5是高阻吗？你有没有那个例程代码 980578873 发表于 2023-4-18 09:40
P3.4和P3.5是啥？
P3的第4和第5口啊 980578873 发表于 2023-4-18 10:06
P3.4和P3.5是高阻吗？你有没有那个例程代码
4楼(地板)发的图片里面红框圈出来的就是P3.4，P3.5设置高阻输入模式，并开启内部上拉的例子。 980578873 发表于 2023-4-18 10:06
P3.4和P3.5是高阻吗？你有没有那个例程代码
https://www.stcaimcu.com/data/attachment/forum/202304/17/152714olcwcv4wfj9dwlnz.png
乘风飞扬 发表于 2023-4-18 10:17
4楼(地板)发的图片里面红框圈出来的就是P3.4，P3.5设置高阻输入模式，并开启内部上拉的例子。 ...
知道了，谢谢各位大咖支持 内部4K上拉电阻不是必须的，看你的输入信号。
如果输入信号是PUSH-PULL的，即输入信号能提供高、低电平，则IO可是设置为高阻、准双向口输出高电平、开漏输出高电平。
如果输入信号是开漏（开集电极）的，即输入信号只能拉低，不能提供高电平的，则IO可以设置为准双向口输出高电平，或者高阻+4K上拉电阻、开漏输出高电平+4K上拉电阻。
允许额外的4K上拉电阻，则输入信号需要更大的拉低能力，同时干扰信号也要能拉低4K电阻才会干扰到信号，所以4K上拉电阻对抗干扰有好处。
一些工业应用场合，干扰频繁且比价强，则我们会再外加上拉1K甚至小于1K的电阻，以达到更强的抗干扰能力，因为相同的干扰电流，电阻越小，压降越小。
比如干扰电流是1mA，5V场合，则上拉5.1K时，干扰能将IO拉到地电平，但是上拉1K只能拉低1V，不影响信号识别。
总结得很好 正好遇到问题找不到解决办法，马上应用一下。 打开内部上拉，由低变高的速度会快些
页:
1
[2]