关于掉电模式前,I/O工作模式设置的困惑
对于电池供电产品，为了在掉电模式下省电，关于掉电模式前IO的处理方法，官方文件：“STC8H-20240823.PDF”中有两个地方有描述，见下图：
困惑点：关于没有使用的悬空的IO口，是配置为：“准双向高电平输出” 还是 “高阻输入关闭数字输入”？哪种更加不耗电？
另外，我曾经试过如下情况：
没有使用的悬空的IO口 设为“高阻输入并关闭数字输入”，产品待机电流正常情况下：10UA以下。但是，此时用一个LED台灯照射电路板上的芯片（LQFP48）的时候，产品待机电流升到了100UA。什么原因？
如果用遮挡物挡住照射的光线，产品待机电流就会马上下降到10UA以下，排除是台灯的电磁干扰，确定就是光造成的。是否可以认知为高阻输入的端口脚,光电效应会造成漏电？ “准双向高电平输出”还没有
试过，待找到时间实验下。
眼下不是想做什么高深研究，只是想确认下 “准双向高电平输出” 还是 “高阻输入关闭数字输入”？ 哪个才是正确的做法，向社友们取点经，{:5_300:}
高阻关闭数字输入 外部悬空的IO口，或者没有打线出来的引脚，可以设置为准双向模式；
或者高阻输入+关闭数字输入，前提是这些脚位有数字信号输入使能控制寄存器。
有些芯片只有ADC脚才有数字信号输入使能控制寄存器：
多谢以上各位社友指点，我等代码全部编写完后，再专门设置不同的IO状态，测待机电流看看结果如何 高阻状态 我也有这个疑惑，我使用的STC8G1K08A只有p3和p5的寄存器，我的硬件设计上是要p32和p33准双向并启用上拉，一测下来好家伙耗电500ua
省电模式，I/O口如何设置才省电，进入主时钟停振/省电模式前 - 电源/复位/省电模式/外部晶振/内部时钟/对外时钟输出/PLL-144MHz时钟 国芯技术交流网站 - AI32位8051交流社区
页:
[1]